• / 27
  • 下载费用:10 金币  

主板架构的发展.ppt

关 键 词:
主板架构的发展.ppt
资源描述:
主板架构及Intel CPU的发展,孙祖希 2001年8月,目录,前言 一、 计算机系统 二、IBM PC 的出现 三、芯片组(Chip-set)的诞生 四、32位CPU 五、64位数据CPU- Pentium 六、Pentium II 七、Pentium III 八、Pentium IV 九、电源 结束语,前言,主板架构的发展与 CPU速度和功能的发展密不可分。半导体集成电路工艺和封装技术的发展(集成度、单管的速度和功耗、封装方式和管脚、成本等)为CPU的发展提供了坚实的基础。CPU的发展为PC更广泛的应用创造了条件。这些应用促使输入/输出设备和存储系统的发展(设备的类别和功能、数据传输率)。 CPU和输入/输出设备和存储系统的发展除受限于半导体集成电路工艺和封装技术的发展外,还受限于器件/设备间信号传输可靠性(信号完整性 – 传输匹配、串扰、电源/地(包括芯片内电源/地引线)的噪音) 主板的架构在满足CPU的速度和功能要求的前提下尽可能提高存储系统和各设备的数据传输率。根据传输率的多少,分配在不同传输率的总线上。并行传输数据:成组数据传输率 = 数据宽度(字节数)x 传输最高频率(Burst transfer rate ) 单位: MB / s 或 KB / s串行传输数据 :比特率(波特率) = 位传输最高频率 ( bit rate) bps,一、 计算机系统,,运算控制器,,,,,,存储系统,高速缓冲 主存储器磁盘 磁带,,输入输出,电源,,,,,,慢 低 大 速度 成本 容量,快 高 小,,,显示,键盘/控制,,并口/打印,串口/通讯,软驱,,软驱,,,,,,,,,,,,其它设备,,,并口/打印,,人机交互,计算机控制 的自动化设 备或检测设 备等,基本功能:运算控制器 – 对数据进行算术逻辑运算(ALU)指令译码,并产生相应的内外控制信号根据指令执行情况产生取指令的地址和控制信号接受外界控制,改变程序执行情况数据长度;主频;指令执行平均周期小型机 – 16位;中型机 – 32位;大型机 – 64位 (八十年代初)存储器 – 存储要处理的和辅助的数据;存储如何控制如何处理数据的程序;系统开机和自检的程序从速度、成本和实现可能考虑,建立分级存储系统容量;存取速度;控制方式输入/输出 – 人和计算机交互、其它系统和计算机交互的接口低速存储器的接口数据传输率;接口方式和协议指令执行过程:取指;指令译码(解释);指令译码(取操作数);指令执行(运算);存放结果;流水线概念 :在同一时钟周期 , 多条可顺序执行的指令,按顺序执行指令执行 过程不同的阶段。从而缩短指令的平均执行时钟周期数。,二、IBM PC 的出现,8088CPU – IBM/XT,特点: 8位数据;16位地址。主频4.77MHz。指令平均执行周期 12。40脚封装。 1MB存储器空间(高端384KB作BIOS和ISA卡的存储器用,低端640KB为 主板存储器用);(XT机板上开始仅用64KB) 64KB I/O(输入/输出)地址空间(实际定义的标准只使用4KB)。 中断方式和DMA(直接存储器访问)访问 62脚ISA槽。 PC – 兼容系统* 8086 CPU为16位数据和16位地址;但由于成本原因,XT采用808880286CPU - IBM/AT 特点: 16位数据;16位地址。主频 6MHz。指令周期 4.5 16 MB存储器空间。操作系统寻址空间 1GB。实模式/保护模式(开机设定) A0和BHE确定字(16位)还是高/低字节访问 62脚 + 36脚扩展ISA槽。PC-AT系统:支持286及其以上CPU;数据宽度 - 16/32/64位 ATX主板尺寸:ATX、Micro-ATX、Flex-ATX、NLX …已淘汰的主板尺寸: Baby-AT、 Fullsize-AT …,PC/XT 架构 – 数据总线,8259,8237,8253,62脚ISA槽,总线控制器,8284产生CPU时钟、 复位、外围芯片时钟,浮点运算处理器,8288根据CPU工作状态位和时序控制产生ISA总线所需的MEMR/W、I/OR/W、INTA、ALE等时序控制讯号,XT AT8088 802868087 802878284 802848288 802888253 82548237 8237 x 28259 8259 x 28255 8042非标准 MC1468188250B 16450黑色字为主板上的主要芯片。串口、并口(打印口)和硬 盘、磁带机的接口均在ISA卡 上,接ISA槽。,键盘控制 CMOS实时时钟 串口(UART),特点:CPU的地址/ 数据线经地址锁存和总线驱动器8282(LS373}将地址送到各控制芯片和ISA槽的地址端(AD[15:8]不需锁存);地址/ 数据线AD[7:0] 经总线驱动器与各控制芯片和ISA槽的数据端。 内存DRAM控制器将ISA地址输入和时序控制信号转换为DRAM所需的地址和时序控制信号。,三、芯片组(Chip-set)的诞生,IBM 用6芯片组实现XT系统主板的主要电路;用9芯片组实现AT系统主板的主要电路。除此之外还应有内存( DRAM)控制电路和数据地址缓冲驱动电路。 82C206集成了 82284、82288、8254、双8259、双8237和MC146818开始了现在意义的芯片组的发展道路。加上内存控制电路和数据地址缓冲驱动电路,3 – 4 芯片(如存储器控制器、键盘控制器和数据总线管理和缓冲驱动器),实现AT系统主板的主要电路。 Super_I/O 芯片集成了双串口(16450/16550)、并口(标准(双向)/增强并口(EPP)/增强功能端口(ECP)、软盘控制器、(早期还有IDE控制器) 后来又集成了8042型键盘控制器(包括鼠标)和游戏口控制。初期在专门的ISA卡上,后来放在主板上。EPP – Enhanced Parallel Port 由Intel,ZD等开发ECP – Enhanced Capabilities Port 由Microsoft, HP开发,四、32位CPU,386系统:CPU-80386DX/SX;协处理器80387DX/SX;128管脚;27.5万晶体管 主要特点: DX 32位, SX 16位数据;32位地址。主频16 - 33MHz。指令平均执行周期 4.5。 存储器管理单元(MMU)更好地控制存储器页面程序转换. 实模式/保护模式的转换由软件控制。开机实模式,初始化后转保护模式 可直接访问内存空间4GB(232),系统实际可访问空间决定于 DRAM芯片技术和价格,及DRAM控制器的芯片设计。 引入虚拟存储器管理器,操作系统与MMU配合,软件可管理64TB(246),使外存和内存构成 有机整体。 16KB高速缓存和控制缓存和内存的存储器控制芯片(部分)486系统:CPU-80486DX/SX、DX2(120万晶体管)、DX4(160万晶体管);协处 理器80487SX;169(5V)/237(5V/3.3V)管脚 主要特点: DX 32位, SX 16位数据;32位地址。总线频率16 - 50MHz。CPU频率 32-120MHz, 指令平均执行周期 2 。 集成了浮点运算协处理器和8KB/16KB(DX、DX2/DX4)L1高速缓存;外部L2高速缓存 64KB – 512KB 利用FPM/EDO(快速页面方式/增强数据输出)DRAM的特点,实现成组(Burst)读/写访问模 式,连续读/写四个32位双字。最大内存 16MB – 128MB 。 VL(VESA局部)总线提高了需高速数据传送的硬盘、显示等设备的数据传输速度。但由于 CPU 总线速度提高时传输匹配的要求,VL总线未再使用。 CPU时钟的倍频 x2、 x2.5、 x3,CPU,VL 槽 x2,总线控制与 数据缓冲,存储 控制器,TAG 标记存储器,,,Cache 高速缓存,,,,,,,,,CA,CA,,,,CD,CD,DRAM 内存SIMM,,,,ISA 槽,,,BIOS,键盘 8042,实时时钟与 CMOSRAM,,,,,ISA总线,486系统框图,显示VGA卡用VL槽 IDE用VL槽,与Super I/O(用ISA槽)在一 块卡上。,,,,,,,,,,,,,,,,主内存(64MB),地址2 HA2[26:3],HD2[63:0],HD2[63:0],HD1[63:0],HD1[63:0],地址1 HA2[26:3],地址2 HA2[18:3],地址1 HA1[18:3],地址2 HA2[18:3],地址1 HA1[18:3],HA2[26:19],HA1[26:19],CACHE 高速缓存 (256KB) 存内存中低位地址 对应的数据,,,,,,,,TAG 标记存储器(32KB) 存缓存中对应地址的 数据在内存的对应地 址的高位部分,访问内存的过程(仅一级缓存) 若要读HAn[26:3]地址的数据HDn[63:0];先访问TAG,由地址 HAn[18:3]中读出数据 HTD[7:0]。与HAn[26:19]比较,若相符, 缓存命中,由缓存地址HAn[18:3]取数据HDn[63:0];若不相符, 缓存未命中,由主存地址HAn[26:3] 取数据HDn[63:0],并将此 数据写入缓存地址HAn[18:3];将HAn[26:19]写入TAG地址 HAn[18:3]中。保证内存、缓存和TAG中地址、数据的对应关 系。,TAG和缓存的功能,五、64位数据CPU- Pentium,第一代Pentium(60/66MHz,273脚,内核电压 5V,310万晶体管; 第二代Pentium(75 – 200MHz,296脚(插座320脚),内核电压 3.465/3.3/3.1/2.9V,总线频率 50/60/66 MHz,倍频比 1.5 – 3, 330万晶体管; 第三代Pentium – MMX.( 150 – 300MHz,296脚,内核电压 2.7 – 2.9V,总线频率 60/66 MHz,倍频比 2.5 – 4.5, 450万晶体管)主要特点: 64位数据接口;32位直接寻址地址空间(4GB),29位地址线,A[31:3],低三位地址与字节选择有关。内部寄存器长度32位,因而操作系统和应用程序仍为32位(IA-32) 集成了高速浮点运算单元 80位,有效数字64位,指数15位,一位符号位。 集成了指令和数据两个 L1 高速缓存(8KB+8KB,对MMX 16KB+16KB),可同时预取指令和数据。CPU外部512KB L2高速缓存。 超标量执行(Super-scalar execution)技术 – 两条数据流水线,可同时执行两条指令。 分枝预测技术动态预测指令的目标地址,提高转移指令的执行效率。 PCI总线的引入。南北桥芯片。PnP(Plug and Play 即插即用)。PCI总线数据传输率(带宽) 133MB/s (33MHz x 4Byte),中断处理。 电源管理SMM(CPU变频 和南桥芯片),能源之星 PC66 SDRAM DIMM槽的使用。CPU总线舒筋活血传输率 528MB/s。 MMX(Multi-Media Extension 多媒体扩展),57条新单指令多数据型指令。一条指令可执行 八个字节数据,或四个字数据,或两个双字数据的算术逻辑运算以减少处理多媒体数据的时间 (显示 – 真彩色 24位/象素,65536色 16位/象素;立体声带宽 16位) 数据长度基本概念:字节 - 8位;字 – 16位;双字 – 32位;四字 – 64位,,430TX MTXC 324 BGA,Pentium P54C/P55C,430TX PIIX4,,,,,北桥(MTXC):TX系统控制器CPU – PCI 总线的数据、地址和时序控制 和接口标准的转换 (PCI 标准 V2.1)DRAM和L2高速缓存的控制PCI总线频率33MHz,CPU、缓存和 SDRAM数据传输率512MB/s,PCI总线数据 传输率133MB/s。最大内存空间256MB,430TX系统,,南桥(PIIX4):PCI ISA IDE加速器PCI-ISA总线的数据、地址和时序控制 和接口标准的转换(包括 DMA控制、中断 控制、定时计数IDE和USB接口(PCI设备)电源管理 (ACPI – Advanced Configuration& Power Interface )实时时钟系统控制总线(SMB):用作CPU及有I2C接口的器材、设备的通讯。如SDRAM条的检测、时钟芯片配置的控制。,对于256KB 缓存地址HA[18:3], TAG的地址HA[18:5], TAG数据为所选中 行地址HA[26:19] 缓存可控制的内存 空间64MB。,,IDE:PIO MODE4数据传输率最高14MB/sDMA MODE Ultra-33数据传输率最高33MB/s 双USB口:USB V1.0,Pentium CPU 框图,IA-32 -- 由286到Pentium CPU 的通用寄存器,32位 31 16 15 8 7 0 16位 EAX AH AL AX 累加器存操作数 EBX BH BL BX 基址寄存器 ECX CH CL CX 字符串/循环计数 EDX DH DL DX 数据寄存器 EBP BP 基址指针 ESI SI 源变址 EDI DI 目的变址 ESP SP 堆栈指针,,,,,,,,,,,,,,段寄存器15 0CS 代码段地址寄存器DS 数据段地址寄存器SS 堆栈段地址寄存器ES 附加数据段地址寄存器FS 附加数据段地址寄存器GS 附加数据段地址寄存器,,,,,,,,,,CS,DS,SS,ES 从8086/ 8088,80286已有 FS 和GS从80386开始有,31 16 15 0 EFLAGS FLAGS 标识寄存器EIP IP 指令地址指针IA -- Intel Architecture,,,,,,,六、Pentium II,Pentium II MMX – 总线频率 66/100MHz,倍频比 3.5 – 4.5, CPU频率 233MHz – 450MHz。 242脚 SECC 卡式封装。内核电压 2.8/2.0V,750万晶体管;0.35μm/0.25μm 工艺。同一模块上有 512KB L2缓存芯片(256KB x 2),3100万晶体管。 Pentium Celeron – 242脚 SEP 卡式封装,总线频率 66MHz,倍频比 4 – 4.5, CPU频率 266MHz - 433MHz。内核电压 2.0V,750万晶体管。无 L2 缓存。370脚 PPGA封装,总线频率 66MHz,倍频比 4 – 7, CPU频率 266MHz - 466MHz。 内核电压 2.0V。CPU器芯片集成了128KB L2 缓存。1900万晶体管。0.25μm工艺。 主要特点: 64位数据接口;36位直接寻址地址空间(64GB), 33位地址线,A[35:3](For Celeron4GB地址空间, A[31:3])。实际的北桥芯片只用 A[31:3]。 双独立数据总线 – CPU芯片有两个总线,分别用于模块内的缓存和模块外的接口。512KB的缓存可以CPU内部频率的一半速度工作。而CPU芯片上的128KB缓存更可以CPU内部总线频 率全速工作。大大提高了缓存的速度。 动态执行 – 多重转移预测;数据流分析;推理执行(走在程序计数器前按可能出现的情况,预先执行某些指令。) AGP(加速图像口)- PCI V2.1基础上适合于加快图像处理的修订时钟频率66MHz,成组数据传输频率66/133MHz(1x/2xAGP),地址/数据总线线AD[31:0]。数据传输率266MB/512MB/s。增加的信号:PIPE# 流水线操作;SBA[7:0] 边带地址总线(地址和数据不分时);ADSTB[1:0] 2x AGP地址/数据选通(双向);SB_STB SBA 选通; GTL+(Gunning Transceiver Logic):高速CPU-北桥接口。低电压、低摆幅、电流型逻辑。终端并联匹配。差分比较( GTLREF = 2/3 VTT ,即阈值电压 1.0V, VTT为1.5V)Vilmax = 0.8V; Vihmin = 1.2V. 通常Vh=VTT;Vl = VTT – (I x RTT)。 RTT = 56Ω 。用单端匹配,对CPU卡 RT ;对 370CPU, RTT在主板上。,443BX 架构,CPU总线和内存总线数据传输频率 可达100MHz。数据带寬800MB/s。 最大内存 1GB,北桥:主桥控制器 Host Bridge ControllerCPU与SDRAM内存、 AGP 及PCI总线间的地址 /数据传输、时序控制 和接口标准转换。 PC100的SDRAM接口南桥:PCI ISA IDE 加 速器PCI – ISA 接口转换作为PCI 设备 IDE 和USB接口电源管理(ACPI 和操作 系统直接电源管理(DPM)中断控制器 定时/计数 实时时钟 SMB,APIC(Advanced Programmable Interrupt Controller)用于这个多 CPU系统的中断控制。,VIA/N&S Bridge架构,PCI Interface IPC/Power Management E-IDE PCI/ISABridge Peripheral Interface,,,,,,,,南桥还集成了Super I/O – 串口/并口和软盘驱动器。,PC100,PC133 SDRAM/ DDR 200 SDRAM,PIO Mode 4/UDMA66,数据传输率 – USB 1.1 1.5Mbit/s 或 12Mbit/sIEEE-1394 100/200/400Mbit/s1394b 800M – 3.2Gbit/s,七、Pentium III (一),Pentium III – 总线频率 100/133MHz,倍频比 4.5 – 10, CPU频率 450MHz – 1.13GHz。 242脚 SECC2 卡式/370脚 FC-PGA封装。内核电压 1.6/1.65/1.7/1.75V,950万晶体管(不含L2缓存,初期0.25μm );同一模块上有 半速512KB L2缓存芯片(256KB x 2),或芯片上的全速256KB缓存。有出错校正码(ECC) 主要特点: 64位数据接口;36位直接寻址地址空间(64GB) 双独立数据总线 在MMX的基础上加上流式单指令多数据扩展(Internet Streaming SIMD Extensions(SSE)) 的70指令,大大加快了互联网、三维图像、声音等应用的处理速度。 缓存数据宽度扩展到256位。扩大了缓存的带宽。用8通路按内容寻址方式改进缓存读/写命 中率Pentium III Coppermine CPU 基于 0.18μm 工艺实现封装由表及里SECC2 向 FC-PGA/ FC-PGA2的转换,以降低成本. 开始在芯片上集成256KB全速缓存其它功能同Pentium III。 将CPU总线的AGTL+信号的上拉匹配电阻集成在芯片上,并用在RTTCTRL脚接等值下拉电阻的方 法控制各信号上拉匹配电阻值。对SECC2封装CPU,不对外电路产生影响。对370插座的主板。 由于板上已有56Ω匹配电阻, RTTCTRL脚接RTTCTL接110Ω。VTT电流将增大 0.5倍.由于工艺原因,CPU对AGTL+信号的过冲和下冲敏感。过限的上/下冲(幅度、持续时间和出现 机率)将损伤相应的输入脚系统总线频率 100/133MHz,CPU频率 SECC2 533-667MHz;FC-PGA 500 – 1.13GHz。CPU总线接口 AGTL+/AGTL。Pentium III Tualatin CPU 基于 0.13μm 工艺, 将芯片上的L2缓存扩大到512KB提高缓存 命中率。系统总线频率 133MHz,CPU频率 G1.13\1.16\1.4GHz. CPU总线接口 AGTL+/AGTL。,七、Pentium III (二),Pentium III Tualatin CPU 基于 0.13μm 工艺, 将芯片上的L2缓存扩大到512KB提高缓存 命中率。并有数据预取逻辑。系统总线频率 133MHz,CPU频率 G1.13\1.16\1.4GHz. CPU总线 接口 AGTL+/AGTL。 基于 0.18μm 工艺的 Celeron CPU:作为Intel低价CPU,为降低成本,仍用Pentium II 的架构 – MMX技术、芯片内128KB L2缓存。L1缓存 16KB指令和16KB数据。总线频率 66/100 MHz。FC-PGA CPU内部频率300M - 1.1G Hz、PPGA CPU 300A-533MHz、 SEP CPU 266 – 433 MHz。CPU总线接口 AGTL+。 基于 0.13μm 工艺的 Celeron CPU:采用了Pentium III 的部分技术 – SSE、芯片内256KB L2缓存、其数据宽度 256位。L1缓存仍为 2 x 16 KB。总线频率 100 MHz。FC-PGA2封装 CPU内部频率1.2GHz.CPU总线接口 AGTL。总线类型 VTT ON-Die RTT VREF VIHMIN VILMMAX VIHMMAX VILMIN AGTL+ 1.5V 50 – 115Ω 2/3 VTT VREF +0.2V VREF – 0.2V VTT - 0.15VAGTL 1.25V 40 – 130Ω 2/3 VTT VREF +0.2V VREF – 0.2V VTT - 0.15VGTL 1.2V 2/3 VTT 0.85V 0.75V (容限 350 mV)GTL+ 1.5V 2/3 VTT 1.05V 0.95V (容限 400 mV)当CPU升级时必须关注VID 和 VTT电压和电流的支持及电流变大时MOS管功耗和VCORE瞬态噪音的影响;匹配电阻的变化;总线频率的变化。同一北桥芯片早期的主板不一定支持后来的CPU;后来的主板也不一定支持早期的CPU,即使CPU名字相同。要注意PCB板本变化对 CPU总线频率和所支持CPU类型的影响。AGTL Assisted Gunning Transceiver Logic,Intel 810/810E架构,北桥-GMCH(Graphics/Memory ControlHub)图像/存储器控制器中樞 支持66/100/133MHz FSB 及SDRAM PC100规格 采用Hub Link总线架构减少管脚数 北桥内置显卡,无AGP接口。可外接图像处理缓存(4MB)。屏幕显示(像素)存储器占用内存空间,并影响系统总线效率。 100MHz SDRAM接口 南桥- ICH(I/O Controller Hub)输入/输出控制中枢 PCI2.2接口 南桥内置AC97 2.1 compliant link to audio and telephony CODECS, 即:软声卡和软猫 南桥删除ISA接口。I/O芯片通过 LPC(Low Pin Count)接口与南 桥相连以减少管脚数。若需ISA槽 需加PCI/ISA接口芯片。 存BIOS的Flash-RAM集成在FWH (Firmware Hub )芯片中。 IDE接口支持ATA66(Ultra-DMA 66);USB接口V1.0标准。 电源管理(ACPI) 中断管理 I/O APIC 实时时钟,Intel 815E架构,北桥-GMCH(图像/存储器控制器中樞) 采用Hub Link总线架构 支持66/100/133 FSB及PC100&PC133 支持4xAGP接口。数据带宽提高到1.06GB/s(AGP槽上可以插入4MB cache卡, 提高3D性能) 内置AGP,可提供显示数字输出 南桥:ICH2 IDE口可支持ATA100 集成网络控制(10/100TX MAC部分, PHY需要外接) AC97 compliant link to audio and telephony CODECS, 即:软声卡 (2/4/6 通道)和软猫 4个USB口/二个控制器 V1.1 增加四个PCI中断输入(共 八个) 以避免中断冲突,便 于支持更多的PCI槽/设备(6个) PCI总线接口、LPC和FWH接口 电源管理和实时时钟,VIA PRO133A架构,特点: 采用PCI总线作为南北桥的连接 支持FSB133 Mhz 及 PC133 SDRAM 支持4XAGP接口 南桥支持ISA,无内置网络及Audio IDE口支持ATA66(DMA方式数据传输率66MB/s)2个USB,八、Pentium IV,0.18μm Pentium 4(Willarmette) :OLGA423/ mPGA(FC-PGA2)478脚封装, 1.3G – 2.0GHz. VCC 1.7V 0.13μm Northwood: mPGA478脚封装; /= 2GHz; VCC 1.3V 超级流水线技术:流水线深度由10级提高到20级。改进处理器的性能。 400MHz Intel NetBurst 微结构系统总线。100MHz 时钟输入,地址 2x (200MHz 传输率);数据 4x(400MHz 传输率) 算术逻辑运算单元速度提高一倍 SSE2:144条新SIMD指令支持8/16/32/64位多数据整数运算,2x64位双倍精度浮点运算,成组数据双倍精度与单精度转换 CPU总线上拉匹配电阻集成在CPU芯片,并用与内核相通的电压。 L1 8KB 数据缓存; 12KB 执行指令的微操作缓存,减少指令译码多占用的时间;L2 256KB缓 存,有ECC 和八路按内容寻址检索。CPU电流大于40A,采用多相开关电源,并由 12V电源供电。设置电源内阻,电流大时,电压下降。北桥 850芯片支持双通道 Rambus DRAM内存,数据传输率可达3.2GB/s 北桥 845芯片支持单通道 PC133 SDRAM内存,数据传输率可达1.06GB/s 北桥 845芯片支持单通道 DDR(Dual Data Rate) 200 SDRAM内存,数据传输率可达1.6GB/s,Brookdale架构,北桥:Intel 845 MCH芯片 支持400M系统总线 支PC133或DDR200 支持4xAGP接口(无2x) 采用Hub Link总线架构南桥:ICH2 IDE口可支持ATA100 集成网络控制(10/100TX MAC部分, PHY需要外接) AC97 compliant link to audio and telephony CODECS, 即:软声卡 (2/4/6 通道)和软猫 4个USB口/二个控制器 V1.1 增加四个PCI中断输入(共 八个) 以避免中断冲突,便 于支持更多的PCI槽/设备(6个) PCI总线接口、LPC和FWH接口 电源管理和实时时钟,九、电源,由Pentium 开始 CPU 内核电压与总线及其它I/O脚的VCC不同,必须设计内 核电压的电源VCORE。其电流大小与CPU内核频率和晶体管数成正比;与晶体 管大小成反比。工艺尺寸的减少,减少了晶体管尺寸但提高了工作频率,也 可以提高集成度。因此电流越来越大。为减少功耗,就要降低逻辑摆幅并降 低电压。工艺尺寸的减少,也要求降到电压,以安全工作。如何保证低电压 大电流下电压的稳定(直流和动态)是主板稳定性的关键之一,也是对主板 设计的重大挑战。 Pentium – VCORE电流 40A,三/二相同步开关电源,结束语,随着技术的进步CPU的速度越来越快,越来越多功能可集成到CPU或南/北桥中。要求数据传 输速率高的设备向CPU靠近。直接影响系统工作效率的设备如缓存、内存和硬磁盘,及显示 根据其数据传输率在最近CPU的不同层次总线上。串口陆续开发了USB 和1394 口一般设备的 要求。主板架构改变的着眼点在提高数据传输率;减少单个设备占用CPU的时间;促使系统总体 运算/控制效率的提高。数据传输率只反映成组数据传输的速度。实际的效率还须考虑成组数据传输前的准备和传 输后的处理。这些操作可否重叠。架构的发展受技术局限性的限制。除半导体工艺的限制之外,板上信号的传输匹配和生产的 一致性也是重要的因素。由于查阅的资料有限,数据和资料可能有错。请批评指正。对R&D参与准备的同事们表示感谢!谢谢大家!,
展开阅读全文
  微传网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
0条评论

还可以输入200字符

暂无评论,赶快抢占沙发吧。

关于本文
本文标题:主板架构的发展.ppt
链接地址:https://www.weizhuannet.com/p-8138367.html
微传网是一个办公文档、学习资料下载的在线文档分享平台!

网站资源均来自网络,如有侵权,请联系客服删除!

 网站客服QQ:80879498  会员QQ群:727456886

copyright@ 2018-2028 微传网络工作室版权所有

     经营许可证编号:冀ICP备18006529号-1 ,公安局备案号:13028102000124

收起
展开