• / 43
  • 下载费用:10 金币  

数字逻辑设计第六章.ppt

关 键 词:
数字逻辑设计第六章.ppt
资源描述:
1,第6章 组合电路设计实例,桶式移位器 简单浮点编码器 双优先级编码器 级联比较器 关模比较器,,2,桶式移位器,具有n个数据输入和n个数据输出 控制输入:指定输入输出之间如何移动数据(移位方向、移位类型、移动的位数)设计一个简单16位桶式移位器(向左移位)16个数据输入和16个数据输出,若输入:0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15,则输出:5 6 7 8 9 10 11 12 13 14 15 0 1 2 3 4,用4位控制输入S[3:0]指定移动位数,例: S=0101,,思路:输出的每一位都是从16个输入中选出的——多路复用器(数据选择器) 需要解决的问题: (1)需要多少个16选1的多路复用器? (2)如何控制输出移位?,3,方案一:利用74x151,1、如何扩展路复用器?16个输入端;4个地址选择端;,当S=0101时Y=D5,4,2、如何产生移位??,通过控制数据输入端的连接产生移位,5,2、如何产生移位??,通过控制数据输入端的连接产生移位,6,P334 图6-1,7,利用三态输出 74x251,基本原理: 利用多路复用器,通过控制数据输入端的连接使输出产生移位。,并行处理 负载太大,8,方案二:利用74x157,如何利用2输入4位多路复用控制移位?,基本原理: 利用多路复用器,通过控制数据输入端的连接使输出产生移位。,当S=0时,Y=A,不移位 当S=1时,Y=B,相当于移动一位改变A端输入数据的连接顺序可以使输出:左/右移动一或多位,9,S = 0Y = A不移位 S = 1Y = B移动1位,注意移位方向,10,Si=1:,移动1位,移动2位,移动4位,移动8位,Si=0:,不移动,串行方式,节省器件,延迟大,P335 图6-2,,11,首先解决的几个问题:⑴ 如何确定第一个“1”的位置?⑵ 如何确定3位指数?⑶ 如何从第一个“1”开始选出4位?,浮点编码器,11010110100 = 1101× 27 + 0110100 00100101111 = 1001× 25 + 01111 00000000010 = 0010× 20 + 0,2111 2101 2000,由第一个“1”的位置决定,3位指数,浮点数的表示: B = M × 2E + T,截位误差,—— 优先编码器,—— 优先编码器的输出,—— 数据选择器,12,(1)如何确定第一个“1”的位置?,—— 优先编码器,11010110100 00100101111 00000000010 B = M×2E+T,通常 M3=1 只有B10_L~B3_L都无效 M3=0,(3)如何从第一个“1”开始选出4位M3M2M1M0?,(2)如何确定3位指数?,(由GS端获得),,13,(1)如何确定第一个“1”的位置?,—— 多路复用器只需要选出 M2 M1 M0,(3)如何从第一个“1”开始选出4位M3M2M1M0?,(2)如何确定3位指数?,M2,E2 E1 E0,B2 B3B9,同样的,通过改变 数据输入端的连接 可以得到M2M1M0,通常 M3=1 只有B10_L~B3_L都无效 M3=0(由GS端获得),P337 图6-3,,,注意 有效 电平,14,双优先级编码器,如何找第二高优先级?先“排除”最高优先输入再用74x148找一次,其他输入不变 强制最高优先输入无效,—— 利用译码器和“与门”实现(注意有效电平),可以找出最高和第二高优先级的编码器,需要2个优先编码器 1个译码器、若干“与门”,15,B[2:0]BVALID,,16,级联比较器,3片74x682构成24位比较器,P338 6.1.4 P340 图6-7,,17,关模比较器,输入:两个8位无符号二进制整数 X 和 Y一个控制信号 M 输出:8位无符号二进制整数 Z 逻辑功能:M = 1,Z = min(X,Y)M = 0,Z = max(X,Y),思路:(核心问题) (1)比较X,Y的大小 (2)使Z为X,Y之一 (3)控制逻辑,—— 比较器(8位),——多路复用器(二选一),——根据M和X,Y大小控制多路复用器的地址选择端。,18,关模比较器原理框图,19,S=0  Y=A S=1  Y=B,20,S=0  Y=A S=1  Y=B,0 1 1 0,P341图6-8,M=1,min(X,Y) M=0,max(X,Y),,21,组合逻辑部分小结,第4章 组合逻辑设计原理 第5章 组合逻辑设计实践 第6章 组合电路设计实例,22,第4章 基本原理,开关代数基础组合逻辑的基本分析、综合方法冒险,开关代数的公理、定理对偶、反演规则逻辑函数的表示法,分析步骤,利用公式进行化简设计方法、步骤利用卡诺图化简,电路处理无关项的化简、多输出函数的化简,,—— 冒险的检查和消除,23,组合电路的分析,分析的目的: 确定给定电路的逻辑功能 分析步骤: 由输入到输出逐级写出逻辑函数表达式 对输出逻辑函数表达式进行化简 判断逻辑功能(列真值表或画波形图),24,分析图示逻辑电路的功能,解:1、写表达式,2、列真值表,3、分析功能,0 0 0 0 0 0 0 1 0 0 1 1,二进制码至格雷码的转换电路,0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0,25,组合电路的综合,真值表 或 函数式,用门电路,用MSI组合电路或PLD,26,,设计2位数乘法器,1、列真值表输入:X、Y(2位)输出:乘积P(4位),P3 = X1·X0·Y1·Y0,2、用门电路实现利用卡诺图化简注意:多输出函数,3、电路处理,27,,P3 = X1·X0·Y1·Y0,P2 = X1·Y1 · (X1·X0·Y1·Y0)’= X1·Y1·P3’,28,,,P3 = X1·X0·Y1·Y0 P2 = X1·Y1·P3’ P1 = X1·Y0·P3’+X0·Y1·P3’ P0 = X0·Y0,29,比较: 按多输出化简(蓝色) 按单个卡诺图化简(黑色),P3 = X1 · X0 · Y1 · Y0 P2 = X1·X0·Y1 + X1·Y1·Y0’ P1 = X1·Y1’·Y0 + X1·X0’·Y0 + X0·Y1·Y0’ + X1’·X0·Y1 P0 = X0 · Y0,P3 = X1·X0·Y1·Y0 P2 = X1·Y1·P3’ P1 = X1·Y0·P3’+X0·Y1·P3’ P0 = X0·Y0,考虑:用用译码器实现—— 直接表示为标准和形式,30,人的血型有A、B、AB、O四种,输血者的血型与受血者的 血型必须符合下面的关系。 设计逻辑电路判断输血者与受血者的血型是否符合规定。,解:1、逻辑抽象,得真值表用X1X0对应输血者的血型(00~11)用Y1Y0对应受血者的血型(00~11)输出F,1表示可以输血,0表示不行,2、用门电路实现卡诺图化简(略) 利用译码器 利用多路复用器,31,第5,6章 设计实践,常用的中规模集成电路(MSI) 编码器、译码器、多路复用器、奇偶校验、比较器、加法器、三态器件 掌握基本功能,级联的方法 综合应用:利用基本MSI器件作为基本单元设计更复杂的组合逻辑电路 文档标准和电路定时(了解),32,设计减法器,方法一:利用真值表化简二进制减法表(P22表2-3),方法二:利用加法器设计减法器 (X-Y)相当于(X+Y补),对Y求补:逐位求反+1,1,B_L,33,设计将BCD码转换成余3码的码制转换电路,方案一:利用基本门电路(SSI)实现,1、列真值表,0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0,d,2、卡诺图化简(多输出函数),3、电路处理,得到电路图“与-或”式  “与非-与非”式“或-与”式  “或非-或非”式,方案二:利用中规模集成电路MSI实现—— 译码器实现多输出函数,思考:有没有更好的方法???,34,,,,,,,,,,,,,35,设计将BCD码转换成余3码的码制转换电路,一个更好的方法:余3码 = BCD码 + 3—— 利用加法器(MSI)实现,1 1 0 0,36,实现两个BCD码的加法运算,思考:两个BCD码与两个4位二进制数相加的区别如果(X+Y)产生进位信号C 或 在 1010~1111 之间需要进行修正 —— 结果加6,利用 F 表示是否需要修正 F = C + S3·S2·S1·S0 + S3·S2·S1·S0’+ S3·S2·S1’·S0 + S3·S2·S1’·S0’+ S3·S2’·S1·S0 + S3·S2’·S1·S0’,F = C + S3·S2 +S3·S1,37,实现两个BCD码的加法运算,需要2个加法器,分别进行加法运算和修正判别逻辑: F = C + S3·S2 +S3·S1,38,分析下面电路,写出输出与输入之间的关系,已知:输出为二进制数,X3~0 和 Y3~0 为十进制数的BCD码,Y1 Y0 Y1 Y0 0,Z = X+Y*2+Y*8= X+Y*10,将十进制BCD数YX转换为二进制数Z(0100 1000)BCD = (0110000)2,39,第4章教学大纲要求,重点学习掌握逻辑代数的公理、定理,对偶关系,以及在逻辑代数化简时的作用;逻辑函数的表达形式:积之和与和之积标准型、真值表;组合电路的分析:逻辑函数表达式的产生过程及逻辑函数表达式的基本化简方法——函数化简方法;组合电路的综合过程:将功能叙述表达为组合逻辑函数的表达形式、逻辑函数表达式的化简——函数化简方法和卡诺图化简方法、使用与非门、或非门表达的逻辑函数表达式、逻辑函数的最简表达形式及综合设计的其他问题:无关项的处理、冒险问题和多输出逻辑化简的方法。(共10学时),40,第5,6章教学大纲要求,重点学习掌握:学习利用基本的逻辑门完成规定的组合逻辑电路的设计任务:如译码器、编码器、多路选择器、多路分配器、异或门、比较器、全加器。学习利用基本的逻辑门和已有的中规模集成电路(MSI)逻辑器件如译码器、编码器、多路选择器、多路分配器、异或门、比较器、全加器、三态器件等作为设计的基本元素完成更为复杂的组合逻辑电路设计的方法。,41,A2 = I7 + I6·I7’ + I5·I6’·I7’ + I4·I5’·I6’·I7’= I7 + ( I6 + I5·I6’ + I4·I5’·I6’ )·I7’= I7 + ( I6 + I5·I6’ + I4·I5’·I6’ )= I7 + I6 + ( I5 + I4·I5’ )·I6’= I7 + I6 + ( I5 + I4·I5’ )= I7 + I6 + I5 + I4,P265 图5-50 74x148 8输入优先编码器,利用:A + A’·B = (A+A’)·(A+B) = A+B,42,A1 = I7+I6·I7’+ I3·I4’·I5’·I6’·I7’+ I2·I3’·I4’·I5’·I6’·I7’= I7+(I6+ I3·I4’·I5’·I6’+ I2·I3’·I4’·I5’·I6’)·I7’= I7+(I6+ I3·I4’·I5’·I6’+ I2·I3’·I4’·I5’·I6’)= I7+I6+(I3·I4’·I5’+ I2·I3’·I4’·I5’)·I6’= I7+I6+(I3·I4’·I5’+ I2·I3’·I4’·I5’)= I7+I6+(I3+I2·I3’)·I4’·I5’= I7+I6+(I3+I2)·I4’·I5’= I7+I6+I3·I4’·I5’+I2·I4’·I5’,43,第五章 作业,5.8 5.9 5.12 5.15 5.16 5.19 (a)(c)(e) 5.21 5.22 5.24 5.28,5.36 5.37 5.40 5.45 5.46 5.78 5.79 5.82 5.85 5.89,
展开阅读全文
  微传网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
0条评论

还可以输入200字符

暂无评论,赶快抢占沙发吧。

关于本文
本文标题:数字逻辑设计第六章.ppt
链接地址:https://www.weizhuannet.com/p-9819093.html
微传网是一个办公文档、学习资料下载的在线文档分享平台!

网站资源均来自网络,如有侵权,请联系客服删除!

 网站客服QQ:80879498  会员QQ群:727456886

copyright@ 2018-2028 微传网络工作室版权所有

     经营许可证编号:冀ICP备18006529号-1 ,公安局备案号:13028102000124

收起
展开