• / 15
  • 下载费用:10 金币  

针对DDR2-800和DDR3的PCB信号完整性设计入门介绍.doc

关 键 词:
针对DDR2-800和DDR3的PCB信号完整性设计入门介绍.doc
资源描述:
针对 DDR2-800 和 DDR3 的 PCB 信号完整性摘要本文章主要涉及到对 DDR2 和 DDR3 在设计印制线路板(PCB)时,考虑信号完整性和电源完整性的设计事项,这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的 PCB 层数,特别是 4 层板的情况下的相关技术,其中一些设计方法在以前已经成熟的使用过。1. 介绍目前,比较普遍使用中的 DDR2 的速度已经高达 800 Mbps,甚至更高的速度,如 1066 Mbps,而 DDR3 的速度已经高达 1600 Mbps。对于如此高的速度,从 PCB 的设计角度来讲,要做到严格的时序匹配,以满足波形的完整性,这里有很多的因素需要考虑,所有的这些因素都是会互相影响的,但是,它们之间还是存在一些个性的,它们可以被分类为 PCB 叠层、阻抗、互联拓扑、时延匹配、串扰、电源完整性和时序,目前,有很多 EDA 工具可以对它们进行很好的计算和仿真,其中 Cadence ALLEGRO SI-230 和 Ansoft’s HFSS 使用的比较多。表 1: DDR2 和 DDR3 要求比较表 1 显示了 DDR2 和 DDR3 所具有的共有技术要求和专有的技术要求。2. PCB 的叠层(stackup)和阻抗对于一块受 PCB 层数约束的基板(如 4 层板)来说,其所有的信号线只能走在 TOP 和 BOTTOM 层,中间的两层,其中一层为 GND 平面层,而另一层为 VDD 平面层,Vtt 和 Vref 在 VDD 平面层布线。而当使用 6 层来走线时,设计一种专用拓扑结构变得更加容易,同时由于 Power 层和 GND 层的间距变小了,从而提高了 PI。互联通道的另一参数阻抗,在 DDR2 的设计时必须是恒定连续的,单端走线的阻抗匹配电阻 50 Ohms 必须被用到所有的单端信号上,且做到阻抗匹配,而对于差分信号,100 Ohms 的终端阻抗匹配电阻必须被用到所有的差分信号终端,比如 CLOCK 和 DQS 信号。另外,所有的匹配电阻必须上拉到 VTT,且保持 50 Ohms,ODT 的设置也必须保持在 50 Ohms。在 DDR3 的设计时,单端信号的终端匹配电阻在 40 和 60 Ohms 之间可选择的被设计到 ADDR/CMD/CNTRL 信号线上,这已经被证明有很多的优点。而且,上拉到 VTT 的终端匹配电阻根据 SI 仿真的结果的走线阻抗,电阻值可能需要做出不同的选择,通常其电阻值在 30-70 Ohms 之间。而差分信号的阻抗匹配电阻始终在 100 Ohms。图 1 : 四层和六层 PCB 的叠层方式3. 互联通路拓扑对于 DDR2 和 DDR3,其中信号 DQ、DM 和 DQS 都是点对点的互联方式,所以不需要任何的拓扑结构,然而列外的是,在 multi-rank DIMMs(Dual In Line Memory Modules)的设计中并不是这样的。在点对点的方式时,可以很容易的通过 ODT 的阻抗设置来做到阻抗匹配,从而实现其波形完整性。而对于 ADDR/CMD/CNTRL 和一些时钟信号,它们都是需要多点互联的,所以需要选择一个合适的拓扑结构,图 2 列出了一些相关的拓扑结构,其中 Fly- By 拓扑结构是一种特殊的菊花链,它不需要很长的连线,甚至有时不需要短线(Stub)。对于 DDR3,这些所有的拓扑结构都是适用的,然而前提条件是走线要尽可能的短。Fly-By 拓扑结构在处理噪声方面,具有很好的波形完整性,然而在一个4 层板上很难实现,需要 6 层板以上,而菊花链式拓扑结构在一个 4 层板上是容易实现的。另外,树形拓扑结构要求 AB 的长度和 AC 的长度非常接近(如图 2)。考虑到波形的完整性,以及尽可能的提高分支的走线长度,同事又要满足板层的约束要求,在基于 4 层板的 DDR3 设计中,最合理的拓扑结构就是带有最少短线(Stub )的菊花链式拓扑结构。对于 DDR2-800,这所有的拓扑结构都适用,只是有少许的差别。然而,菊花链式拓扑结构被证明在 SI 方面是具有优势的。对于超过两片的 SDRAM,通常,是根据器件的摆放方式不同而选择相应的拓扑结构。图 3 显示了不同摆放方式而特殊设计的拓扑结构,在这些拓扑结构中,只有 A 和 D 是最适合 4 层板的 PCB 设计。然而,对于 DDR2-800,所列的这些拓扑结构都能满足其波形的完整性,而在 DDR3 的设计中,特别是在 1600 Mbps 时,则只有 D 是满足设计的。图 2: 带有 2 片 SDRAM 的 ADDR/CMD/CNTRL 拓扑结构图 3: 带有 4 片 SDRAM 的 ADDR/CMD/CNTRL 拓扑结构4. 时延的匹配在做到时延的匹配时,往往会在布线时采用 trombon
展开阅读全文
  微传网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
0条评论

还可以输入200字符

暂无评论,赶快抢占沙发吧。

关于本文
本文标题:针对DDR2-800和DDR3的PCB信号完整性设计入门介绍.doc
链接地址:https://www.weizhuannet.com/p-9858298.html
微传网是一个办公文档、学习资料下载的在线文档分享平台!

微传网博客

网站资源均来自网络,如有侵权,请联系客服删除!

 网站客服QQ:80879498  会员QQ群:727456886

copyright@ 2018-2028 微传网络工作室版权所有

     经营许可证编号:冀ICP备18006529号-1 ,公安局备案号:13028102000124

收起
展开